高效刻蝕 WSe?新方案！CIONE-LF 等離子體系統(tǒng)實操

來源：發(fā)布時間：2025-11-10

二維（2D）納米片半導體憑借在未來納米電子學和光電子學領(lǐng)域的巨大應用潛力，成為科研熱點。二硒化鎢（WSe?）作為**二維半導體材料之一，其精細刻蝕工藝是器件制備的關(guān)鍵環(huán)節(jié)。近期，我們借助 Femto Science 公司的CIONE-LF 選擇性雙模等離子體系統(tǒng)，成功實現(xiàn)了 WSe?的溫和高效刻蝕，過程與結(jié)果遠超預期。

一、實驗背景與初始設(shè)定

由于 WSe?的低頻等離子體刻蝕特性缺乏參考數(shù)據(jù)，為確保觀察到有效材料去除，實驗采用了以下初始方案：

樣品結(jié)構(gòu)：30nm 厚 WSe?層覆蓋于 285nm 厚 SiO?/p+ Si 基底之上，表面設(shè)有光刻膠（Photoresist）保護層。

**設(shè)備：CIONE-LF-4 等離子體系統(tǒng)，開啟反應離子刻蝕（RIE）模式（離子主導模式）。

初始參數(shù)：加載設(shè)備最大輸出功率 100W，刻蝕時間設(shè)定為 4 分鐘（240 秒），以探索材料刻蝕特性。

二、關(guān)鍵工藝條件與超預期結(jié)果

1. **工藝參數(shù)

本底壓強：80mTorr

工藝壓強：500mTorr

工藝氣體：100% CF?

等離子體參數(shù)：50kHz 頻率、100W 功率，開啟時間 4 分鐘

2. 突破性實驗結(jié)果

from clipboard

總刻蝕深度達 70nm：不僅完全刻穿 30nm 厚的 WSe?層，還對下方 SiO?層產(chǎn)生 40nm 的 “過刻蝕”，驗證了工藝的有效性。

刻蝕速率超 15nm/min：結(jié)合已知相同條件下氧化物 20nm/min 的刻蝕速率（受形成工藝影響略有差異），推算 WSe?的去除速率至少可達 15nm/min，效率***。精細表征支持：通過原子力顯微鏡（AFM）測量，獲得了清晰的樣品形貌與輪廓數(shù)據(jù)，為工藝優(yōu)化提供了可靠依據(jù)。

from clipboard

三、**設(shè)備深度解析：CIONE-LF 等離子體系統(tǒng)

作為本次實驗的關(guān)鍵支撐，F(xiàn)emto Science 推出的 CIONE-LF 系列低頻等離子體系統(tǒng)，憑借精細調(diào)控 + 多場景適配的**優(yōu)勢，已成為半導體微納加工領(lǐng)域的推薦設(shè)備，其技術(shù)特性與性能表現(xiàn)可從以下維度深入解讀：

1. **技術(shù)架構(gòu)

CIONE-LF 系列采用低頻射頻等離子體發(fā)生技術(shù)，搭載 20-200kHz 寬頻射頻發(fā)生器，通過上下對稱電極設(shè)計構(gòu)建均勻等離子體環(huán)境，實現(xiàn)物理轟擊與化學刻蝕的精細平衡。系統(tǒng)**創(chuàng)新點在于PE/RIE 雙模智能切換功能：

PE 模式（等離子體增強模式）：以化學刻蝕為主，離子能量較低，適用于有機污染物清洗、表面親水改性等溫和處理場景，例如通過氧等離子體 5 分鐘處理即可構(gòu)建原子級潔凈基底；RIE 模式（反應離子刻蝕模式）：離子加速能量提升，物理剝離作用增強，適配高硬度薄膜刻蝕，本次 WSe?刻蝕實驗即通過該模式實現(xiàn) 15nm/min 以上的高效去除速率。

2. 關(guān)鍵性能參數(shù)與配置

系統(tǒng)提供 CIONE-LF4/6/8 三款梯度型號，覆蓋從實驗室研發(fā)到中試生產(chǎn)的全場景需求，**參數(shù)如下表所示：

from clipboard

在氣體適配性上，系統(tǒng)支持 CF?、O?、Ar 等常規(guī)氣體及特殊定制氣體，可根據(jù)刻蝕材料特性靈活搭配，例如針對氧化物刻蝕選用 CF?氣體，針對有機殘留清洗選用 O?氣體。

2. 技術(shù)優(yōu)勢與行業(yè)驗證

CIONE-LF 系列的核心競爭力體現(xiàn)在精細度 + 穩(wěn)定性 + 兼容性三大維度：

原子級工藝控制：通過閉環(huán)壓強反饋系統(tǒng)，實現(xiàn) 500mTorr 級工藝壓強的精細穩(wěn)定，結(jié)合寬頻射頻調(diào)節(jié)，可將刻蝕速率控制在 10-50nm/min 區(qū)間，滿足不同厚度薄膜的加工需求；

**場景背書：該系統(tǒng)已在《自然?電子學》等前列期刊的研究中得到驗證，助力科研團隊實現(xiàn)二維材料的大面積完美轉(zhuǎn)移，解決了器件制備中的界面污染難題；

多領(lǐng)域適配能力：除二維半導體刻蝕外，還可廣泛應用于 MEMS 器件加工、微流控芯片制備、Parylene 涂層刻蝕等場景，其中 Parylene 刻蝕速率比較高可達 200nm/min，適配多元化研發(fā)需求。

此外，系統(tǒng)采用緊湊型設(shè)計，比較大機型尺寸* 600×615×680mm，兼顧實驗室空間適配性與操作便捷性，支持手動參數(shù)調(diào)試與自動化程序運行雙模式，降低工藝優(yōu)化門檻。

四、應用價值與展望

本次實驗***驗證了 CIONE-LF 系統(tǒng)在低頻（20~100kHz）CF?等離子體環(huán)境下對 WSe?的高效刻蝕能力，15nm/min 以上的刻蝕速率與良好的工藝兼容性，為二維半導體器件的規(guī)?；苽涮峁┝诵侣窂?。該系統(tǒng)憑借靈活的參數(shù)調(diào)節(jié)、穩(wěn)定的性能表現(xiàn)，以及在《自然?電子學》研究中的**背書，有望成為二維材料刻蝕領(lǐng)域的推薦設(shè)備。

關(guān)注我們了解更多內(nèi)容

from clipboard